CMOS 반도체 소자 개발
국내 연구진, 속도 한계 넘어선
미래 초절전 반도체 기술 시대 앞당길 것으로 기대
미래창조과학부(장관 최양희)와 한국연구재단(이사장 정민근)은 ‘국내 연구진이 기존보다 동작속도는 빠르고 구동하는데 필요한 전력은 훨씬 낮은 반도체 소자 기술을 개발했다’고 밝혔다.
국내 연구진, 초절전형 CMOS 반도체 소자 개발
국내 연구진인 신창환 교수(서울 시립대)와 조재성 연구원(서울 시립대 학,석사연계과정)은 미래창조과학부와 한국연구재단이 지원하는 중견연구자 지원사업의 일환으로 수행한 연구과정에서 ‘음의 전기용량(Negative Capacitance)’을 활용해 기존 CMOS 반도체 소자의 정보처리(on/off 스위칭) 속도를 3배 이상 향상 시키고 구동 전력은 1/6으로 줄이는 성과를 나타냈다.
따라서 10nm 이하급 미래 초절전형 CMOS 반도체 소자 개발에 기여하고 미래 반도체 기술을 선점해 국내 반도체 산업에 기여할 것으로 기대된다.
이 연구 결과물은 나노과학분야의 권위있는 학술지인 나노레터스(Nano Letters) 온라인 판 6월 23일자에 게재되었다.
연구배경
3차원 반도체 소자인 FinFET 기술 상용화
‘무어의 법칙(Moore’s Law)’에 따라, 1960년대 이후 반도체 제조공정 기술은 매 2년 마다 단위면적당 2배의 반도체 소자를 성공적으로 집적시켜오면서 눈부시게 발전하였다.
2003년에는 처음으로 100nm 이하 반도체 기술이 상용화되었으며, 그 이후 혁신적인 반도체 제조공정 기술들(예, High-k/metal-gate 및 Stress engineering)과 함께 반도체 소자[특히, Field-effect transistor(FET)]는 지속적으로 소형화 및 성능 향상을 이루었고 2011년에는 3차원 소자 구조를 가진 14nm FinFET기술이 Intel에 의해 최초로 상용화되었다. 이후 삼성전자(대한민국), TSMC(대만) 등에서도 3차원 반도체 소자인 FinFET 기술을 상용화시켰다.
반도체 소자 발열 현상이 심각한 수준
하지만 반도체 소자가 소형화 되어 가는 정도(즉, 매 2년마다 약 30%씩 최소 선폭간 거리를 줄임)에 비해 반도체 소자의 구동전압을 줄이는 정도는 그에 훨씬 못 미치는 수준이다. 그로 인해, CMOS(Complementary metal oxide semiconductor) 반도체 소자의 전력밀도(Power density)는 지수 함수적으로 증가하였으며, 실제로 최신 반도체 소자의 전력 밀도는 핵원자로의 전력 밀도 수준에 거의 상응하는 수준으로 매우 높은 편이며 이로 인해 반도체 소자의 발열 현상이 심각한 수준에 도달하였다.
이러한 기술적 문제를 해결하기 위해서는 반도체 소자의 구동전압 감소가 절실히 요구되지만, 실리콘 기반 반도체 소자의 동작원리에서부터 비롯된 물리적 한계 때문에 현재 사용되는 반도체 소자의 구동전압은 0.65V~1.0V 수준에 머물러 있다.
따라서, 향후 5년 이내에 0.1V~0.5V 수준으로 구동전압을 낮출 수 있는 혁신적인 반도체 기술 개발이 기존 반도체 소자 및 3차원 반도체 소자의 기술 수명 연장에 절실히 요구 되고 있는 상황이다.
반도체 원천기술 개발 필요성 크게 대두
국내 반도체 기술 수준을 비약적으로 도약시키기 위해 개발된 다양한 원천 요소 기술들이 존재하지만, 기 개발된 반도체 소자 및 제조공정에 전혀 영향을 주지 않으면서, 구동전압을 획기적으로 낮추는 반도체 기술 개발은 거의 전무하다. 그렇기 때문에, 기존 반도체 기술의 수명 연장을 위해 향후 5년 이내에 구동전압을 획기적으로 감소시킴과 동시에 상용화 가능한 반도체 원천기술 개발 필요성이 크게 대두되고 있는 실정이다.
연구내용
음의 전기용량(Negative capacitance) 실험적 구현
이번 연구에서는, 강유전체 물질의 특성을 활용한 음의 전기용량(Negative capacitance)을 실험적으로 구현하여, 이를 Step-up voltage transformer(트랜스포머)로써 활용하였다. 그 결과, 외부에서 인가한 전압보다 훨씬 높은 수준의 전압을 반도체 소자의 내부에 전달해 줄 수 있게 된다. 다시 말해, 나노미터 수준의 변압기, 즉 트랜스포머를 기존의 실리콘 기반 반도체 소자에 연결함으로써, 구동전압을 0.1V까지 획기적으로 낮출 수 있게 된다.
Negative capacitance란 음의 값을 갖는 전기용량을 지칭하는데 보통의 축전기(Capacitor)는 양의 전기용량 값을 가지나, 본 연구에서는 음의 전기용량 값을 가지는 축전기를 국내 최초로 개발하였다. 물론, 동적인 상태에서만 음의 전기용량은 측정가능하고 활용 가능하다.
기존 실리콘 CMOS 반도체 소자 스위칭 특성 물리적 한계 극복
Negative capacitance라는 새로운 개념에 기반 한 ‘트랜스포머’를 제작하고, 이를 기존 반도체 소자의 게이트 전극부분에 도입함으로써, 열방출 동작원리에 의해 작동되는 기존 실리콘 CMOS 반도체 소자의 스위칭 특성의 물리적 한계를 극복할 수 있다. 다시 말해, 3차원 반도체 소자를 포함한 기존의 실리콘 반도체 소자가 가지는 최소의 On-/Off 스위칭 특성(반도체 소자 설계 시 활용되는 소위 Subthreshold slope이라는 지표로 스위칭 특성이 대표됨)은 상온 기준 60mV/decade이지만, 이번 연구에서는 음의 전기용량을 가지는 ‘트랜스포머’를 활용하여 18mV/decade 수준까지 반도체 소자의 스위칭 특성을 향상시킴으로써 미래 반도체 소자의 구동전압을 0.1V 이하까지 구현할 수 있는 가능성을 확인하였다.
연구성과의 의미
초절전 미래 CMOS 반도체소자 기술 개발 및 원천기술 확보
본 연구팀이 개발한 음의 전기용량을 이용한 반도체 소자기술은 기존의 반도체소자를 간단히 수정하는 것만으로도 소자의 스위칭 속도를 획기적으로 향상시킬 수 있는 원천 요소 기술이다. 이를 통해 반도체 집적회로의 전력밀도를 획기적으로 줄일 수 있을 것으로 예상되며, 지속적인 반도체 소자의 소형화로 인해 원자수준의 크기에 다다른 실리콘 CMOS 반도체 기술에 혁신적인 기술적 대안을 제시하게 되었다.
미래 반도체 산업 발전을 위한 차세대 원천기술을 확보함으로써 음의 전기용량 기술의 산업화에 대한 가능성을 확보하고, 가까운 미래에 도래하는 초절전 전자기기 기반의 사물인터넷 (Internet of Things, IoT) 시대를 열어가는 기술적 원동력을 제공하는 계기가 될 것이다.
음의 전기용량의 실험적 검증으로 새로운 학문분야 개척
음의 전기용량이라는 학문분야를 확대/발전시켜 새로운 기초학문분야의 기반을 설립하고, 이를 바탕으로 세계 최고 수준의 연구 성과들을 도출 할 것으로 기대된다.
뿐만 아니라, 미래 반도체 소자 개발을 위한 핵심기술들을 대학에서 연구개발함으로써, 국내 학계의 반도체 소자 분야 연구개발 역량을 한층 높이는 기회가 될 것이다.
한편, 이번 연구에 참여한 신창환 교수는 “미래 CMOS 반도체 소자에 음의 전기용량의 적용가능성을 실험적으로 밝힌 이번 연구는 음의 전기용량이라는 새로운 학문분야를 한 단계 진보시켜 의의가 큰 성과일 뿐만 아니라, 반도체 산업의 기술적 도약에도 큰 기여를 할 것으로 기대된다”고 밝혔다.
일문일답
▶ 이번 성과 뭐가 다른가
음의 전기용량을 활용하여 실리콘 반도체 소자의 스위칭 특성의 물리적 한계를 극복한 실험결과를 최초로 제시하였다. 이는 국내에서는 본 연구팀만이 수행하였으며, 세계적으로도 가장 명확하고 상용화 가능한 실험결과를 제시하였다.
▶ 어디에 쓸 수 있나
미래 CMOS 반도체 소자 개발의 필수 고려 사항인 초절전향 반도체 소자를 구현하기 위한 원천요소기술로써, 10nm이하급 미래 초절전 CMOS 반도체 소자에 적용할 수 있다.
▶ 실용화까지 필요한 시간은
본 연구결과는 이론적 가능성을 실험적으로 증명한 연구결과로써, 상용화에 필요한 다양한 평가가 이루어진 뒤 실용화가 가능하다고 판단된다. 간단히, 강유전체 축전기를 기존 반도체 소자에 연결하는 단순한 기술이기 때문에, 차세대 반도체 제조공정 기술 개발에 적용된다면 실용화까지 약 2~3년 정도면 충분할 것으로 판단된다.
▶ 실용화를 위한 과제는
현 반도체 산업에 적용시키기 위하여 대량생산 과정에서 직면하게 되는 기술적 애로사항을 해결해야 한다.
▶ 연구를 시작한 계기는
현재 반도체 집적회로 내에 고도로 집적되는 반도체 소자가 유발하는 전력 밀도의 급격한 증가가 미래 CMOS 반도체 기술 개발에 가장 큰 문제로써 대두되고 있다. 이를 해결하기 위한 방법을 고민하였고, 그 방안으로써 음의 전기용량을 이용한 반도체 소자 기술에 대해 연구하게 되었다.
▶ 에피소드가 있다면
본 연구책임자가 박사과정 학생으로 UC Berkeley에서 수학 중이던 당시, Sayeef Sallahuddin 교수가 이론적으로 입증한 음의 전기용량을 실험적으로 검증하려는 시도가 필요하다고 회의 시간에 발표하였다. 당시 전자소자 분야의 연구원들의 중론은 음의 전기용량을 실험적으로 검증하는 것이 불가능 할 것이라고 했지만 동적상태에서만 관찰되는 특성을 가졌다는 점에 착안하고, 초절전 구동전압 구현에는 음의 전기용량을 활용한 트랜스포머 제작을 통해서만 가능할 것이라는 확신을 가지고 본 연구책임자가 모험적으로 연구를 진행하여 좋은 연구결과로 이어지게 되었다.
▶ 꼭 이루고 싶은 목표는
본 연구를 통해 음의 전기용량을 이용한 기술이 발전하기를 기대하며 그것에 의한 소자가 차세대 반도체 소자로써 상용화되기를 기대한다.
▶ 신진연구자를 위한 한마디
본 연구 성과는 실험적 구현이 어려운 음의 전기용량을 관찰하기 위하여 끊임없이 실험 및 측정 조건을 찾고 실험을 진행함으로써 원하는 연구 결과를 확인할 수 있었다. 다양한 각도에서 창의적인 시각을 가지고 도전적이면서 지속적으로 연구를 진행한다면 신진연구자들도 좋은 결실을 얻을 수 있을 것이다.
자료제공 | 한국연구재단(www.nrf.re.kr)
용어설명
•나노레터스(Nano Letters)
American Chemical Society에서 출판하는 세계적 수준의 국제저명학술지이다. 2001년 1월에 창간호를 발간하였고, 미국 버클리 캘리포니아 주립대학의 폴 알리비사토스 교수와 하버드 대학의 찰스 리버 교수가 편집장을 맡고 있고 저널이 다루는 주제는 나노과학 및 나노기술 분야이다.
•강유전체(Ferroelectric material)
외부의 전기장 없이도 스스로 자발분극특성을 가지는 재료로써 외부 전기장에 의해 분극의 방향이 바뀔 수 있는 물질을 뜻한다.
유전체(절연체)가 축전기의 두 금속판 사이에 사용되는 일반적인 경우에는, 두 금속판 사이에 양의 전압차이가 생기도록 전압을 인가하면 양의 전하가 양의 전압값이 인가된 금속판에 축전이 된다. 즉, 유전체 재료의 위상은 인가한 전압차이 방향과 동일한 상태를 가지게 된다.
다시 말해, 양의 축전기의 전기용량값은 “전하량/전압차이값”으로 계산되어지니, 항상 양의 전기용량값 (양의 커패시턴스값)을 가지게 된다. 하지만, 축전기에 사용되는 유전체(절연체) 대신에 강유전체 재료를 사용하면, 일정한 임계 전압차이가 축전기 내부에 형성될 때까지, 강유전체 재료의 위상은 변하지 않게 된다. 이러한 이유로 인해, 강유전체 재료의 경계면에는 상당한 양의 전하가 축적되어 있을 수 있으며, 임계 전압차이가 축전기 내부에 형성되는 순간, 순간적으로 축전된 전하가 방출되어질 수 있다.
그러므로 외부에서 인가한 두 전극 사이의 전압이 증가하게 되어도, 실제 금속전극에 축전된 전하는 계속해서 감소하는 현상을 축전기에서 관찰할 수 있게 되며, 이 때 축전기의 전기용량 값인 커패시턴스 값(앞서 언급한대로, 커패시턴스(C)는 Q/V로 표현됨)은 음의 값을 가질 수 있다.
•게이트 스택(Gate Stack)
반도체 소자의 On/Off 특성을 구현하기 위하여 게이트 전압을 인가하는 부분으로써, 기존의 반도체소자에서는 금속/절연체/실리콘으로 구성된다.
대표적인 CMOS 반도체 부품소자인 트랜지스터(transistor)는 게이트, 소스, 드레인으로 대표되는 세 개의 전극을 가지고 있다. 소스에서 전자가 방출되어서 드레인까지 이동하게 되면 전류가 흐른다고 표현하는데, 이 때 그 전류의 흐름을 게이트 전극이 제어하게 된다.
이러한 게이트 전극을 구성하는 재료들은 금속/절연체/실리콘 (Metal Oxide Semiconductor, 즉 MOS)로 이루어진 적층구조를 형태로 집적되게 된다. 이 때, 게이트 전극의 적층구조를 게이트 스택으로 달리 표현하기도 한다.
•서브스레숄드 슬로프(Subthreshold Slope)
반도체 소자의 스위칭 속도를 평가하는 지표로서, 반도체 소자의 채널 전류를 10배 더 흐르게 하는 데에 필요한 게이트 전압 값으로 평가된다.
