FLIR, MATLAB에서 자동 HDL 생성

열 이미징 FPGA 개발 가속 … 총 개발시간 60% 단축

FLIR 시스템이 MATLAB 및 HDL 코더를 사용해 열 이미징 FPGA 개발 시 컨셉트부터 프로토타입까지의 개발 시간을 60% 단축했다.

FLIR은 알고리즘 설계, 시뮬레이션 및 평가에 MATLAB을 사용하고 FPGA에서 최적의 알고리즘을 구현하는 데 HDL 코더를 사용했다. 이로써 개발 시간을 단축하고 단 몇 시간 만에 성능 개선을 완료했으며 프로토타이핑 및 생산을 위해 코드를 재사용할 수 있었다. 

FLIR의 알고리즘 엔지니어는 알고리즘을 완벽히 이해하지 못할 수도 있는 하드웨어 엔지니어에게 사양을 적어 전달하는 대신 MATLAB 및 HDL 코더를 통해 직접 FPGA 프로토타입을 만들어 제공한다.

이러한 새로운 열 이미징 알고리즘 개발 워크플로우는 오류가 발생하기 쉬운 알고리즘을 HDL로 수동 변환하는 단계를 생략한다. 이는 개발자가 설계 반복을 더 많이 시도할 수 있는 시간을 제공하게 된다. 따라서 설계를 많이 시도해보고 최종 프로토타입에 대한 확신을 얻을 수 있으며 코드를 생산 단계에서 재사용할 수 있다.

FLIR 시스템의 이미지 프로세싱 기술 담당인 Nicholas Hogasten은 “MATLAB과 HDL 코더를 통해 시장 수요에 더욱 빠르게 대응할 수 있게 됐다”며, “이제 단 몇 주 만에 새로운 아이디어를 실시간 하드웨어 프로토타입으로 개발할 수 있기 때문에 변화에 적극적일 수 있을 것”이라고 말했다.

매스웍스의 HDL 기술 마케팅 담당인 Sudhir Sharma는 “알고리즘 엔지니어가 빠르고 정확하게 FPGA를 개발하려면 컨셉트에서 구현까지 설계 반복이 용이한 환경을 필요로 한다”며, “이제 HDL 코더가 구현한 푸시 버튼 워크플로우의 편리함으로 인해 엔지니어들은 FPGA에서 MATLAB 및 Simulink 알고리즘을 프로토타이핑하고 검증할 수 있게 됐다”고 설명했다.